SimDE™ MODEL

 

IBIS model建模及驗證

 
 

SimDE™ MODEL 概述

 
電路與模型之模擬,對於高速的系統設計而言日趨重要。其可對設計性能進行最佳化設定,減少設計週期,降低樣品花費及加速產品的上市。電子化 I/O 模型稱的上是進階晶片及系統模擬的起點,其可完成更迅速更精確的模擬。

信號完整性建模環境(Signal Integrity Model Development Environment, SIMDETM) 提供了圖形化之建模驗證環境,對於模型開發及驗證提供良好的解決方法。特別是所提供的自動SI 模型生成及驗證程序(目前版本IBIS模型以及SPICE 巨集模型建模及未來Verilog-A 及VHDL-AMS建模)

更加迅速精確之模型建構
IBIS 5.0 PDN [Composite Current] 以及 [ISSO_*] 訊息
整合HSPICE, Spectre, Eldo以及TISpice3等模擬驗證環境

 

IBIS模型的建立及驗證


SIMDETM 提供自動IBIS buffer模型建立及驗證程序。包括圖形使用者介面對SPICE buffer節點進行映像,同時提供電路圖編輯模式對其它節點進行設定。可自動執行Synopsys的HSPICE擷取出SPICE buffer的buffer行為特性,而在過程中不必手動編輯。

對於IBIS buffer模型的生成,SIMDETM 可提供無縫的驗證環境。當生成IBIS buffer時,其可記憶SPICE模型裡所有設定並使用這些設定進行驗證。它同時提供詳細的DPI (Differential Peak Index) 以及DAI (Differential Average Index)訊息,並提供二者波形之檢視,回報SPICE以及IBIS buffer之整體差異性。
 

SimDE Model 支援:

  • SPICE buffer節點之自動映像
  • 圖像化節點設定
  • 自動SPICE模型萃取建立 IBIS buffer程序
  • Driving, Receiving模式自動Die-Capacitance萃取
  • 支援IBIS輸入,輸出,差動等所有模型之萃取
  • 易操作的 Typical / Minimum / Maximum 狀態萃取
  • 內建IBIS 標準buffer 測試模組
  • 支援HSPICE, Spectre, Eldo及TISpice3等模擬器
  • 現有資料IBIS 模型萃取
  • IBIS buffer 模型驗證表
  • Differential Peak Index (DPI) 以及Differential Average Index (DAI) 驗證詳細報告
  • IBIS buffer曲線檢視以及On-die termination, non-monotonic 與load-line 交叉驗證之詳細報告 (SignalMeth™ IBIS 應用程式模組)
  • IBIS 5.0 PDN 訊息自動萃取
  • IBIS模型選擇器,能更容易建立IBIS模型
  • 使用者自定義的 stimulus 設定
  • 支持 True-differential current-mode IBIS 模型擷取
  • 項目內多個IBIS model batch-mode 模式.

 

SPICE 巨集模型建立,擬合及驗證


SIMDE™ 也提供SPICE巨集模型的整合流程來進行模型之建立,擬合及驗證。其可讓使用者從草圖,基礎的元件,內建標準元件庫,或使用者自定義的black-boxes開始著手。所提供的樹狀畫面能給予使用者圖像架構,並針對不同結構層進行瀏覽。

擬合功能提供使用者針對巨集模型最佳化匯入Golden之波形圖,並調校參數找出最接近Golden之最佳化設定。

易於使用之驗證功能可針對使用者建立之巨集模型進行特定匯入之驗證,使用者亦可匯入第三方的模型加以驗證。SPICE巨集模型功能強大迅速,完整模擬使用者所需之各種模型。